

+ 24 V





Fig. AL3.1 - Circuito di autoritenuta.

P_R

ALIMENTAZIONE




Direttamente sotto il circuito di alimentazione del dispositivo d'uscita (U) che opera
sia come un dispositivo di controllo del livello che come un dispositivo di controllo
del tempo, è facile per ogni tipo di controllo. In t_1 e t_2 si vede un fronte di crescita
di salita. In t_1 e t_2 si vede un fronte di crescita

PERIODO	M_1	M_2
1	0	1
2	1	1
3	1	0
4	0	0


Fig. AL3.3



Fig. AL3.4 - Diagramma di commutazione.



rogramma delle fasi rappresenta graficamente la s
degli stati del circuito logico.



PERIODO	U
$t_1 - t_0$	1
$t_2 - t_1$	0
$t_3 - t_2$	1
$t_4 - t_3$	0

Fig. AL3.7






Fig. AL3.8


↓

PERIODO	A	B	C	U
$t_1 - t_0$	0	1	0	1
$t_2 - t_1$	0	0	1	0
$t_3 - t_2$	1	0	1	0
$t_4 - t_3$	1	1	1	1





STATO	U_1	U_2	
0	0	0	STATO INIZIALE
1	0	1	
2	1	1	PRIMO CICLO
3	1	0	
4	0	0	RITORNO ALLO STATO INIZIALE
1	0	1	
2	1	1	SECONDO CICLO
3	1	0	
4	0	0	RITORNO ALLO STATO INIZIALE



STATO	A	B	U
0	0	0	0
1	0	1	0
2	1	1	1
3	1	0	0
4	0	0	0

Fig. AL3.14




Fig. AL3.15




Fig. AL3.16

A	B	U
0	0	0
0	1	1
1	0	1
1	1	0

→

Intervallo di tempo $t_1 - t_0$

→

Intervallo di tempo $t_2 - t_1$

→

Intervallo di tempo $t_3 - t_2$

→

Intervallo di tempo $t_4 - t_3$



Fig. AL3.22 - Tabella delle combinazioni della memoria ad attivazione prevalente.




Fig. AL3.18

Fig. AL3.23





Fig. AL3.20

(S) I_1

(R) I_2





S	R	U_{t-1}	U_t	\bar{U}_t
0	0	0	0	1
0	0	1	1	0
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

attivazione
prevalente

	S	0	1
RU _{t-1}	0 0	0	1
0 1	1	1	1
1 1	0	1	1
1 0	0	1	1

Fig. AL3.23



S_t	R_t	U_t
0	0	U_{t-1}
0	1	0
1	0	1
1	1	1

S	R	U_{t-1}	U_t	\bar{U}_t
0	0	0	0	1
0	0	1	1	0
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	0	1
1	1	1	0	1

disattivazione
prevalente





Fig. AL3.27 - Schema logico della memoria a disattivazione prevalente e relativo simbolo IEC.



S_t	R_t	U_t
0	0	U_{t-1}
0	1	0
1	0	1
1	1	0

Fig. AL3.28 - Tabella caratteristica della memoria a disattivazione prevalente.

(a) Nella seguente tabella sono riportate le combinazioni di ingresso e uscita per il circuito.

S	R	U_{t-1}	U_t	\bar{U}_t
0	0	0	0	1
0	0	1	1	0
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	0

prevalenza
segnale
precedente

Fig. AL3.29 - Tabella delle combinazioni della memoria neutra.

S	0	1
RU _{t-1}		
00	0	1
01	1	1
11	0	1
10	0	0

Fig. AL3.30

tamente collegato alla porta AND.


Se S viene azionato in modo impulsivo l'uscita U è:

è NG, cioè il contatto del relè U_1 , che anzitutto ai monostabile di commutazione della porta AND si dice di autoreverso a


discesa. Il circuito è un multivibratore a tensione continua.

Disegnare lo schema funzionale di un circuito che dà una memoria neutra.


Il Set, un relè 2NA come uscita principale.





S_t	R_t	U_t
0	0	U_{t-1}
0	1	0
1	0	1
1	1	U_{t-1}



+ 24 V











Fig. AL3.37 - Schema logico del Flip-Flop R-S asincrono realizzato con porte NOR

S_t	R_t	U_t
0	0	U_{t-1}
0	1	0
1	0	1
1	1	IMP

Fig. AL3.38 - Tabella di funzionamento del Flip-Flop R-S asincrono.






Fig. AL3.40 - Cablaggio di una memoria asincrona *R-S* realizzata con porte NOR.







Fig. AL3.41 - Cablaggio di una memoria asincrona *R-S* realizzata con porte NAND.



Disegnare lo schema di collegamento dei circuiti integrati TTL SN74, necessari per la realizzazione di un multivibratore astabile.

Per realizzare il circuito richiesto possiamo impiegare:


- un integrato SN74190
- Un integrato SN74191



SIMBOLI IEC



USCITA R-S
ASINCRONO




USCITA R-S
SINCRONO

$t \rightarrow$

$$U = \bar{K}_{t-1} * U_{t-1} + J_{t-1} * \bar{U}_{t-1}$$

(AL3.1.8)



SCHEMA LOGICO

SIMBOLO IEC





Fig. AL3.44 - Schema logico del Flip-Flop J-k sincrono.

J	K	U_t
0	0	U_{t-1}
0	1	0
1	0	1
1	1	\bar{U}_{t-1}

Fig. AL3.45 - Tabella caratteristica di funzionamento del Flip-Flop J-K sincrono.



SCHEMA LOGICO


SIMBOLO IEC

Fig. AL3.46 Schema logico del Flip-Flop T sincrono.


T	U_t
0	$U_t - 1$
1	$\bar{U}_t - 1$

Fig. AL3.47 - Tabella caratteristica di funzionamento del Flip-Flop T sincrono.

$$U = D_{t-1} \quad (\text{AL3.1.10})$$



SCHEMA LOGICO



SIMBOLO IEC

D	U_t
0	0
1	1

Fig. AL3.49 - Tabella caratteristica di funzionamento del Flip-Flop D sincrono.

